购买标准后,可去我的标准下载或阅读
本文件描述了半导体器件栅介质层的时间相关介电击穿(TDDB)试验方法以及TDDB失效的产品寿命时间估算方法。
本文件规定了集成电路三维封装中使用引线键合工艺及倒装工艺进行的芯片叠层工艺过程和评价要求。
本文件适用于集成电路三维封装中使用引线键合及倒装工艺进行叠层的电路。
本文件描述了半导体器件栅介质层的时间相关介电击穿(TDDB)试验方法以及TDDB失效的产品寿命时间估算方法。
本文件规定了集成电路三维封装中使用引线键合工艺及倒装工艺进行的芯片叠层工艺过程和评价要求。
本文件适用于集成电路三维封装中使用引线键合及倒装工艺进行叠层的电路。